電子回路の記号の読み方について質問です。

以下の図のpmosFETの記号のゲート部に白丸"○"がついているのですが、この白丸の意味は一体どんな意味でしょうか?
f:id:Xenos:20090330214820p:image

回答の条件
  • URL必須
  • 1人2回まで
  • 登録:2009/03/30 21:52:10
  • 終了:2009/03/31 12:47:41

ベストアンサー

id:virtual No.3

virtual回答回数1139ベストアンサー獲得回数1282009/03/31 06:40:28

ポイント200pt

2回目の回答です。

つまりは、pMOS一個のみでNOTゲートのような働きをしてますよということを示すために、○を付記しているのであると言うことでしょうか?

ちょっと違います。

pMOSであってもnMOSであってもどちらも「NOTゲート」の働きをしています。

"○"(NOT)が付いているのはMOS素子がスイッチと見立てた場合に入力の電圧(L/H)に対してnMOSのスイッチはON/OFFの状態になるのに対してpMOSではスイッチとしてはOFF/ONになるという意味で負論理のスイッチ素子だということを示すためです。つまり入力論理に対して出力論理は出力電圧ではなくスイッチのオンオフの状態になります。


そうすると、VpmosにVDDの電圧を印可しても、実際のPmosのゲート電圧(VGp)はVDDを反転した-VDD or VSSとはならず、Vpmos=VGp=VDDとなるという認識で大丈夫なのでしょうか?

その認識で正しいです。


http://www001.upp.so-net.ne.jp/yama-k/study/cmosdigital.html

http://www.infonet.co.jp/ueyama/ip/semi_cnd/cmos_gates.html

id:Xenos

ご説明ありがとうございます。

>"○"(NOT)が付いているのはMOS素子がスイッチと見立てた場合に入力の電圧(L/H)に対してnMOSのスイッチはON/OFFの状態になるのに対してpMOSではスイッチとしてはOFF/ONになるという意味で負論理のスイッチ素子だということを示すためです。つまり入力論理に対して出力論理は出力電圧ではなくスイッチのオンオフの状態になります。

正論理と負論理の違いについて当方の理解が不足していたようです。

ご指摘助かりました。ありがとうございます。

2009/03/31 12:46:52

その他の回答(2件)

id:sm0k3 No.1

03回答回数591ベストアンサー獲得回数392009/03/30 22:00:57

id:Xenos

やはり論理の反転なのでしょうか?

2009/03/30 22:06:40
id:virtual No.2

virtual回答回数1139ベストアンサー獲得回数1282009/03/30 22:37:47

ポイント50pt

http://img.f.hatena.ne.jp/images/fotolife/X/Xenos/20090330/20090330214820.png

純粋な電子回路としてのFETの記号ではゲート電極に"○"はついていません。

例)

http://www.gxk.jp/elec/musen/1ama/H15/html/H1512B02_.html

http://www.gxk.jp/elec/musen/1ama/Htb/figure/HC0401_gS.png

http://www.miyazaki-gijutsu.com/series4/densi0431.html

http://www.miyazaki-gijutsu.com/series4/densi0431/fg4_3_12a.gif

回路の動作を視覚化して(論理回路的に)理解しやすくする目的で「論理の反転(Invert)」の意味の白丸"○"がFETのゲートに書き加えられていると考えるといいと思います。

id:Xenos

ご回答ありがとうございます。

>純粋な電子回路としてのFETの記号ではゲート電極に"○"はついていません。

そうなんですよね、pmosで有ることを示すだけであれば、ベースの矢印の向きだけで区別できますよね。

> 回路の動作を視覚化して(論理回路的に)理解しやすくする目的で「論理の反転(Invert)」の意味の白丸"○"がFETのゲートに書き加えられていると考えるといいと思います。

つまりは、pMOS一個のみでNOTゲートのような働きをしてますよということを示すために、○を付記しているのであると言うことでしょうか?

そうすると、VpmosにVDDの電圧を印可しても、実際のPmosのゲート電圧(VGp)はVDDを反転した-VDD or VSSとはならず、Vpmos=VGp=VDDとなるという認識で大丈夫なのでしょうか?

2009/03/30 23:11:25
id:virtual No.3

virtual回答回数1139ベストアンサー獲得回数1282009/03/31 06:40:28ここでベストアンサー

ポイント200pt

2回目の回答です。

つまりは、pMOS一個のみでNOTゲートのような働きをしてますよということを示すために、○を付記しているのであると言うことでしょうか?

ちょっと違います。

pMOSであってもnMOSであってもどちらも「NOTゲート」の働きをしています。

"○"(NOT)が付いているのはMOS素子がスイッチと見立てた場合に入力の電圧(L/H)に対してnMOSのスイッチはON/OFFの状態になるのに対してpMOSではスイッチとしてはOFF/ONになるという意味で負論理のスイッチ素子だということを示すためです。つまり入力論理に対して出力論理は出力電圧ではなくスイッチのオンオフの状態になります。


そうすると、VpmosにVDDの電圧を印可しても、実際のPmosのゲート電圧(VGp)はVDDを反転した-VDD or VSSとはならず、Vpmos=VGp=VDDとなるという認識で大丈夫なのでしょうか?

その認識で正しいです。


http://www001.upp.so-net.ne.jp/yama-k/study/cmosdigital.html

http://www.infonet.co.jp/ueyama/ip/semi_cnd/cmos_gates.html

id:Xenos

ご説明ありがとうございます。

>"○"(NOT)が付いているのはMOS素子がスイッチと見立てた場合に入力の電圧(L/H)に対してnMOSのスイッチはON/OFFの状態になるのに対してpMOSではスイッチとしてはOFF/ONになるという意味で負論理のスイッチ素子だということを示すためです。つまり入力論理に対して出力論理は出力電圧ではなくスイッチのオンオフの状態になります。

正論理と負論理の違いについて当方の理解が不足していたようです。

ご指摘助かりました。ありがとうございます。

2009/03/31 12:46:52
  • id:Mook
    PMOS での信号は入力信号0のとき、出力信号が接続されます。
    すでに回答もありますので、リンクの紹介のみ。
    http://www.ie.u-ryukyu.ac.jp/~wada/digital/gate.html

    蛇足ですが、画像のリンクはこちらですね。
    http://f.hatena.ne.jp/Xenos/20090330214820
  • id:Xenos
    補足ありがとうございます。

    >PMOS での信号は入力信号0のとき、出力信号が接続されます。
    入力がLowのときスイッチがOn状態になると言うことでしょうか?

この質問への反応(ブックマークコメント)

「あの人に答えてほしい」「この質問はあの人が答えられそう」というときに、回答リクエストを送ってみてましょう。

これ以上回答リクエストを送信することはできません。制限について

絞り込み :
はてなココの「ともだち」を表示します。
回答リクエストを送信したユーザーはいません