Core i7の3次キャッシュメモリの仕様を教えてください。下記のDDR3のように動作クロックとビット幅が知りたいです。

http://ascii.jp/elem/000/000/484/484418/

Core i7の種類が幾つかありますが、全ての種類を知りたいわけではありません。分かる範囲で十分です。Core i7が分からなければ、Core i5でも構いません。

回答の条件
  • URL必須
  • 1人2回まで
  • 13歳以上
  • 登録:2010/06/04 13:26:04
  • 終了:2010/06/08 10:04:28

回答(4件)

id:ko1967 No.1

ko1967回答回数15ベストアンサー獲得回数02010/06/04 19:25:39

ポイント30pt

ここのようなサイトは参考になりますか?

http://pc.watch.impress.co.jp/docs/topic/spec/intel_cpu_spec.htm...

id:labtest

残念ながらこのサイトじゃ分からないです。

DR3-1600の1600MHz×64bitのように動作クロックとビット幅が知りたいです

2010/06/07 11:19:26
id:ko1967 No.2

ko1967回答回数15ベストアンサー獲得回数02010/06/07 12:32:38

ポイント15pt

インテルのサイトでもご希望の情報を発見することはできませんでしたので

メーカーのサポートにでも連絡してみてください。

少なからず、私の回答の意図としては

質問の前半部分はカバーできるだろうと思っての回答でしたので。

http://www.intel.com/index.htm?ja_JP_01

これにて失礼。

id:labtest

ありがとうございました。

2010/06/07 12:33:59
id:karuishi No.3

ニャンざぶろう回答回数765ベストアンサー獲得回数1282010/06/07 19:35:02

ポイント45pt

一応判っている情報です。

http://pc.watch.impress.co.jp/docs/column/kaigai/20090929_318033...

http://pc.watch.impress.co.jp/img/pcw/docs/318/033/html/kaigai4....

から、L3キャッシュ1ユニットは2MBと共通だが

キャッシュユニット内のメモリマット以外の部分は各CPUで小変更されているのも判る。

 

これから考えるとL3-コア間は、コア数が変わっても融通が利くような設計方針で作られていて

プロセッサ毎にレイテンシやバス幅は調整されているのかも知れませんね。

 

一応インテルが提唱しているリングバスでは、32byte/2方向なので、それ以下のバス幅かな。

http://pc.watch.impress.co.jp/docs/column/kaigai/20090929_318033...

id:labtest

簡単に動作クロックとビット幅がわかるようではないみたいですね。ありがとうございました。

2010/06/08 10:01:16
id:Koriki-kozou No.4

小力小象回答回数53ベストアンサー獲得回数02010/06/07 18:45:23

Little Braver

Little Braver

  • アーティスト: Girls Dead Monster
  • 出版社/メーカー: アニプレックス
  • 発売日: 2010-06-09
  • メディア: CD

この質問への反応(ブックマークコメント)

「あの人に答えてほしい」「この質問はあの人が答えられそう」というときに、回答リクエストを送ってみてましょう。

これ以上回答リクエストを送信することはできません。制限について

絞り込み :
はてなココの「ともだち」を表示します。
回答リクエストを送信したユーザーはいません