プルダウン抵抗の抵抗値をあまり大きくすると消費電力が抑えられる反面ノイズに弱くなるとの記述をみました。何故、弱くなるのでしょうか?

回答の条件
  • 1人5回まで
  • 13歳以上
  • 登録:2011/11/22 11:36:19
  • 終了:2011/11/29 11:40:03

回答(1件)

id:garyo No.1

garyo回答回数1782ベストアンサー獲得回数962011/11/23 02:42:19

ポイント100pt

これは実際によくあることですね。
特に電源電圧が3Vだの1.8Vだのと下がっているときに良く起こりがちです。
抵抗による電圧降下はオームの法則で知られる通り、
E=IRです。
また、CMOSレベルの場合、
電源の1/3以下:LOW
電源の2/3以上:HIGH
とみなされます。
せっかくグランドにつないだプルダウン抵抗も
Rが大きいとノイズなどにより流れる電流による電圧降下の影響を無視できなくなります。
例えば、電源が3Vの場合、LOW判定は3V/3=1V以下になるわけです。
1KΩでプルダウンした場合は抵抗に流れる電流が1mAを超えた場合、LOWにならなくなりますが、
100KΩでプルダウンした場合、抵抗に流れる電流が0.01mAを超えればLOWにならなくなるわけです。
つまりプルダウン抵抗が大きい場合、それだけ少ない(ノイズ)電流の影響をうけてしまうわけです。

  • id:karuishi
    プルダウン抵抗が小さいということは、引き下げる力が強いということ
    プルダウン抵抗が大きいということは、引き下げる力が弱いということ
    だから大きいほど外部からのノイズに対して弱くなります。
  • id:jan8
    ニャンざぶろうさんと同じ事ですが、かなりくどい説明をしてみます。
    プルダウン抵抗が大きいほど消費電力が抑えられる事は、説明の必要はないと思います。

    理想的な回路と違い、実際の回路ではプルダウン抵抗の先に寄生容量などが存在します。
    なので、出力切替時の波形は完全な矩形波ではなく、時間を掛けて滑らかに変化します。

    回路に発生または印加されたノイズは、回路上の寄生容量にのったり、プルダウン抵抗からグランドに逃げていきます。
    プルダウン抵抗が大きい程、ノイズにより発生する電圧が高くなる時間が長くなります。

    デジタル回路の扱う「時間」が短いほど、電圧閾値が低いほど、ノイズの影響を受けやすくなります。CMOSの5Vでμsec程の時間を扱うデジタル回路に影響を与えるには、プルアップ抵抗の値を相当大きくする必要があるのではないでしょうか?

この質問への反応(ブックマークコメント)

「あの人に答えてほしい」「この質問はあの人が答えられそう」というときに、回答リクエストを送ってみてましょう。

これ以上回答リクエストを送信することはできません。制限について

絞り込み :
はてなココの「ともだち」を表示します。
回答リクエストを送信したユーザーはいません