CPUのプロセス微細化と回路の総数、性能向上の関係について

回答ありがとうございます。
やはりそういう感じになるんでしょうかね…。

質問文にはプロセスの長さが今の100倍の時代と比べて、
100コアと書いてしまってましたが、面積的には10000コアが正解でした。
という前提で、いただいた回答を元に具体的に回路数を計算してみました。

仮に現在4コアが主流だとすれば、
初期のCPUに比べてコアあたり2500倍の面積が使えます。
プロセスが100倍の時代では4ビットが主流だったので、
64ビットの昨今では単純計算であらゆる処理に16倍のチップが必要と仮定して、
それでもCPUコアあたり156倍の面積が使える計算になります。

命令セットはx86の時代にはSSE等の拡張命令はあるものの
大半の命令が原則固定という理解は間違いないですよね。
最近はx64になってそこで増えたりはしてるでしょうし、
64ビット32ビット両方のデコーダなどが内蔵されたりしてそうなので
最悪を見積もってさらに全回路に4倍程度の回路数が必要と仮定します。
それでもコアあたり39倍の面積が利用できる計算になります。
残りをパイプラインとスーパースカラで埋めるとすると、
8段のパイプラインで8倍の回路数、さらにそれぞれスーパースケーラで4倍、
これでやっと回路全体の80%程度を使い切る計算になります。
他にも様々な工夫や最新技術で回路を色々使っているでしょうから
それで全て余すことなく使う、という感じなのですかね。

これほど単純ではないと思いますが、わりと贅沢に回路を割り当てても
10000倍の回路を使いきるのは大変なので、まだ腑に落ちない部分はありますが…。

なんか上記の計算で突っ込みどころ等があれば
（正確でなくてもよいので、ここの計算は違うだろ、的なことです）
補足をお願いできますでしょうか。

引き続きコメントありがとうございます。今回の質問自体は、回路の勉強をしていて「あれ、CPUがこの仕組みで動作しているんだったら小型化って高速化と関係ないんじゃ？」っていう疑問から始まりました。どこかに具体的な情報が転がっていたらいいんですが、わりとしっかりと解説されているものにほとんど出会わないんですよね…。