これは実際によくあることですね。
特に電源電圧が3Vだの1.8Vだのと下がっているときに良く起こりがちです。
抵抗による電圧降下はオームの法則で知られる通り、
E=IRです。
また、CMOSレベルの場合、
電源の1/3以下:LOW
電源の2/3以上:HIGH
とみなされます。
せっかくグランドにつないだプルダウン抵抗も
Rが大きいとノイズなどにより流れる電流による電圧降下の影響を無視できなくなります。
例えば、電源が3Vの場合、LOW判定は3V/3=1V以下になるわけです。
1KΩでプルダウンした場合は抵抗に流れる電流が1mAを超えた場合、LOWにならなくなりますが、
100KΩでプルダウンした場合、抵抗に流れる電流が0.01mAを超えればLOWにならなくなるわけです。
つまりプルダウン抵抗が大きい場合、それだけ少ない(ノイズ)電流の影響をうけてしまうわけです。